Berkeley RISC

Berkeley RISC ist die Bezeichnung für eine der beiden von der VLSI-geförderten Forschungsprojekten gegeben Architekturen RISC Projekt ARPA. Das Projekt wurde von David Patterson der Berkeley Universität zwischen 1980 und 1984. Im gleichen Zeitraum gelang der Stanford University fand das andere Projekt, das zwischen 1981 und 1984 führte zu der Entwicklung von MIPS-Prozessoren. Ist der Berkeley RISC-Projekt jedoch das Projekt, das am meisten beeinflusst hat die Entwicklung von RISC-Prozessoren und die Ergebnisse dieser Gruppe wurden von fast allen Designern von RISC-CPU verwendet. Das Projekt führte zur Entwicklung der SPARC-Architektur.

Die Idee RISC

Wissenschaftler Projekt RISC und MIPS sind aus der Beobachtung, dass die meisten Programme nicht alle Anweisungen von Prozessoren zu nutzen begann, aber in Wirklichkeit ist es nur einen kleinen Teil zu verwenden. Es wurde festgestellt, dass die gesamte Betriebssystem UNIX, wenn sie abgeschlossen sind, wurde unter Verwendung von nur 30% der Instruktionen durch den Motorola 68000. Dieser Prozessor bereitgestellt hatte eine hohe Anzahl von Transistoren in Ladung zu dekodieren und Befehle auszuführen, die eigentlich nicht nie nennt. Die Idee der RISC-Prozessoren ist es, nur die Anweisungen, die tatsächlich von den Programmen verwendet werden und die Verwendung der anderen Transistoren auf Prozessoren beschleunigt umzusetzen.

Der RISC-Prozessoren über den Zusatz von vielen Registern konzentriert, könnte das Programm zu verwenden, um Zwischenwerte der Daten zu speichern, um Zugriffe auf den langsameren Hauptspeicher zu vermeiden. Ein guter Compiler konnte Code, intensiv Registern ausgenutzt zu erzeugen, stark reduziert Speicherzugriffe und erhöht somit die Leistungsfähigkeit. Für das gleiche Transistor-RISC-Prozessor war es viel schneller als bei einem klassischen CISC-Prozessor.

Der RISC-Prozessor eliminiert auch viele Adressierungsarten und gestattet nur die Verarbeitung der Daten in den Registern gespeichert. Nur Anweisungen und konnte den Speicher zugreifen. In einem klassischen Prozessor-Befehls könnte als Parameter Daten im Speicher zu akzeptieren. Im Falle der Verarbeitung von Daten aus dem Speicher würde der Prozessor haben, um die Daten in einigen Protokollen versteckt zu laden, führen die eigentliche Verarbeitung und dann wieder speichern Sie die Daten im Speicher. Dann muss der Prozessor eine komplexe Einheit decodiert und Aufzeichnungen ausgeblendet. Ein RISC-Prozessor die Beseitigung dieser Zugriffsmodus macht die Decodiereinheit einfacher und nicht Register versteckt erforderlich. Der Nachteil ist, dass die Programme immer explizit zum Laden und Speichern von Daten aus den Registern bereitzustellen und dann sind im Durchschnitt größer.

Als das Projekt entwickelt RISC Speicherkomponente war ein sehr teuer und daher die Dichte der Instruktionen in dem Speicher gespeichert könnte eine echte wirtschaftliche Auswirkungen auf die Maschinen haben zu verringern. Diesen Effekt zu minimieren, wurde beschlossen, den 32-Bit-Worte für diese Zeit durch ein langes Wort. Ein Wort, so groß es möglich, kleine Konstanten in Bildung, um zu reduzieren Speicherzugriffe direkt zu speichern. Programme auch oft mit Hochfrequenz verwendet, die gleichen Daten und dann anstelle der Speicherung der Daten im Speicher des Prozessors wird in einem Register gespeichert, um es sofort bereit für den nächsten Gebrauch das machte den Prozessor viel schneller in der Theorie. Zum Beispiel könnte eine mathematische Funktion aus dem Datenspeicher geladen werden und erst dann auf die Register, das das Programm sehr schnell arbeiten.

Allerdings zu einem außenstehenden Beobachter war es nicht klar, ob die RISC-Paradigma wäre wirklich eine verbesserte Leistung. Der einzige Weg, um zu überprüfen, wurde durchgeführt, Simulationen und Simulationen zeigten, dass der Prozessor war mit sehr hoher Leistung.

Das Projekt RISC und MIPS unterschied sich erheblich von dem, was lief Protokolle. Die MIPS-Projekt hinzugefügt eine Reihe von Datensätzen und machte sie zur Verfügung, um den Anweisungen, während der RISC-Design folgte einen anderen Ansatz. Das Projekt verwendet den Begriff RISC Registerfenster. Der Prozessor hat viele Datensätze aber zur Verfügung gestellt, um das Programm nur eine begrenzte Anzahl. Wenn das Programm machte einen Systemaufruf Prozessor bewegt die Registerfenster, um einen freien Block von Registern, vermieden diese Einsparung die im Speicher durch Verringerung Speicherzugriffe verwendet Registern. Diese Technik hat den Nachteil, dass, wenn ein Verfahren hatte viele lokale Variablen der Prozessor bald gefunden werden aus Baumstämmen laufen und dann müssten einige Daten im Speicher zu sichern, auch wenn andere Aufzeichnungen aber, dass sein aus dem Fenster der Register nicht sichtbar sind. Die Stanford-Forscher ignoriert das Konzept der Protokolle Fenster Überzeugung, dass eine intelligente Compiler könnte eine bessere Nutzung der Aufzeichnungen in Bezug auf eine feste Management wie die Berkeley gemacht haben.

Der RISC

Das erste Produkt des Projektes war ein RISC-Prozessor zunächst als Gold. Sein Design begann im Jahr 1980 als Teil des Kurses auf VLSI-Design aber das Design benötigt eine höhere Leistung als von den Entwicklungsprogrammen der Zeit zur Verfügung gestellt. Die Programme werden häufig blockiert und Ingenieure mussten neu zu schreiben oder passen viele der Programme, um den Prozessor zu entwerfen. Die Realisierung der endgültigen Prozessor benötigt eine Stunde von Berechnungen auf ein VAX 11/780.

Das endgültige Design des RISC Ich war in der ACM 1981 veröffentlicht Der Prozessor hatten 44.500 Transistoren, Implementiert 31 Anweisungen und enthalten 78 32-Bit-Register. Der Prozessor lief sechs Fenster 14 Protokolle 01.18 globalen Register. Die Steuereinheit und die Decodier besetzt nur 6% der Transistoren in einem Prozessor, während klassische diese Einheiten besetzen 50% der Transistoren. Die Einheit, die mehr Platz nahm, war eines der Register. Angesichts der Leistung des Prozessormikroarchitektur war sehr einfach und unkompliziert.

Der RISC zur Leistungserhöhung verwendet einen zweistufigen Pipeline, aber ohne eine Neuordnung der Befehle, wie sie moderne CPU zu tun. Der Prozessor hatten Probleme bedingte Sprünge zu verwalten, weil es die Anweisung ausgeführt wird unmittelbar nach dem Sprung unabhängig vom Ausgang des Sprungs. Der Compiler wurde nach dem Sprungbefehl gesetzt und oft springen von unabhängigen, einen beruhigen.

Nach einem Monat ausgegeben, um zu bestätigen und die Beseitigung der Fehler des Projektes, die Designer 22. Juni 1981 wandte sich der MOSIS Gießerei, um den Prozessor-Technologie bis 2 Mikrometer zu erzeugen. Eine Reihe von Unfällen und Verzögerungen zwang die Gießerei bis viermal Masken der Prozessor Remake und die ersten Arbeitsmodelle wurden im Mai 1982 nicht verfügbar Die erste Arbeitscomputer auf Basis von Prozessor in Betrieb ging am 11. Juni. Die Prozessor-Tests zeigten enttäuschende Ergebnisse wurden die Anweisungen in 2 ms durchgeführt, obwohl der ursprüngliche Plan sah die Durchführung in 400 ns, war der Prozessor fünfmal langsamer als erwartet. Die Erklärung für diesen Mangel nicht vollständig aufgeklärt worden, aber einige Befehle wurden auf die Zielgeschwindigkeit durchgeführt wird, und dann wird angenommen, dass es ein Problem der Herstellung und nicht Design war.

Wenn das Projekt lief auf Hochtouren Leistung hervorragend bewährt. Simulationen, die auf einer Reihe von kleinen Programme laufen auf den RISC I bis 4 MHz, die VAX 11/780 bis 5 Megahertz und die 16-Bit-Prozessor Zilog Z8000 bis 5 Megahertz waren Klärbecken. Die Programme wurden etwa 30% größer als die entsprechenden Programme VAX und fast so groß wie die des Z8000. Dann wird die gefürchtete Explosion der Codegröße nicht auftreten, während die RISC I erwiesen doppelt so schnell wie der VAX und vier mal schneller als die Z8000. Es war sehr interessant festzustellen, daß der Prozessor fort etwa die gleiche Anzahl von Treffern eines CISC-Prozessor, dies über die große Anzahl von Registern, die begrenzt Speicherzugriffe.

Der Erfolg der Prozessor auch in der technologischen Zeit beurteilt werden. Wenn der RISC ich langsamer als die VAX wäre immer noch ein Erfolg gewesen. Es war eine echte 32-Bit-RISC-Prozessor, der bei einer Schmelzanlage mit veralteten Produktionsprozesse hergestellt worden war. In einem traditionellen Design guten Teil des Chip dedizierte Einheit der Dekodierung; einem traditionellen Prozessor wie der Motorola 68020 erforderte den Bau von neuen Hütten, um es wirtschaftlich zu produzieren. Wenn die gleiche Gießerei hatte die RISC I hergestellt wird, würde der Abstand zwischen den Prozessoren überwältigend.

RISC II

Während die RISC-Design I Hinblick auf seine Realisierung verlief die Berkeley-Forscher begannen, die neue Version, die den Codenamen von Blue nahmen zu entwickeln. Die Arbeiten an Blau fortgeschrittene langsamer Goldprojekt. Grund dafür war sowohl das Fehlen der Dringlichkeit der Änderung des Entwicklungsteams und Studenten. Das neue Projekt integriert eine Reihe neuer Funktionen und Verbesserungen, die sie mehr Leistung.

Der Hauptunterschied zwischen den Prozessoren war, dass das neue Projekt eliminiert eine der drei Linien, die sich mit der Verwaltung von der Größe der Cache-Manager Protokolle stark reduziert. Diese Änderung erforderte eine enge Verschmelzung mit dem System-Bus, aber es war ein kleiner Preis zu zahlen, um eine viel schnellere und damit höhere Leistung zu erzielen.

Das neue Projekt war viel des ehemaligen Parks. Während Gold enthielt 78 Aufzeichnungen und sechs Fenster, Blau hatte 138 Registern in 7 Windows 32 Register und 10 globalen Register unterteilt. Mit mehreren Datensätzen in jedem Fenster erhöht die Möglichkeit, die Daten direkt in den Datensätzen, ohne den Speicher zuzugreifen. Darüber hinaus war das neue Projekt so effizient, dass, obwohl sie fast doppelt so den bisherigen Rekord des Projekts, nahm weniger Transistoren. Als das Projekt in die Gießerei weitergegeben beschäftigte er 39.000 Transistoren und wurde RISC II genannt.

Ein weiteres wichtiges Merkmal des Prozessors war, dass ein Format der Befehle, die zu einigen expandieren gelassen enthalten. Einige Befehle, die nur einem Bediener verwendet oder keine nicht verwenden, wurden in einem kompakten 16-Bit, die dann in 32-Bit-Befehle in einer transparenten Weise innerhalb des Prozessors erweitert wurde, bevor Sie an die ALU bekommen gespeichert. Dieser Trick erlaubte ihr, Codegröße um 30% durch die Verbesserung der Code-Dichte auch ein Programm arbeitete schneller als auf Blue Gold aufgrund der geringeren Speicherzugriffe zu reduzieren.

RISC II wurde von der Gießerei korrekt hergestellt und seine Leistung war sehr interessant. Die Prozessorleistung abhing laufenden Programme, sondern der Prozessor in Bezug auf die VAX Leistung zwischen 85% und 256% zur Verfügung gestellt. So ist die RISC II könnte VAX mehr als doppelt in einigen Programmen überschreiten. Das Team verglich den Prozessor mit dem Motorola 68000-Prozessor dann den besten auf dem Markt. Der RISC-II immer überwand die 68000 und unter der Voraussetzung Leistung zwischen 140% und 420%.

Entwicklungen

Das Projekt mit der Erstellung des RISC-RISC II, aber seine Ergebnisse dem Projektende überlebt. Der Kern wurde für das Projekt SOAP 1984, die im Wesentlichen im Projekt VLSI-BAM, der einen Prozessor in der Lage, Programme in Prolog statt Smalltalk führen erstellt verwendet den RISC-Kern, um Smalltalk-Code ausführen und weitere wiederverwendet. Eine weitere Entwicklung war ein spontaner Chipsätze entwickelt, um eine volle 32-Bit-Arbeitsstation bereitzustellen.

Der RISC-Design ist weniger bekannt als andere Projekte, sondern die Grundlage der kommerziellen Prozessor SPARC-Prozessor von Sun Microsystems. Es war die Sun Sparcstation mit der ersten, die die klare Überlegenheit der RISC-Design auf anderen Entwürfen zu demonstrieren, sein Auto war besser als die von jedem anderen Hersteller. Die Hersteller von praktisch jeder Maschine basierend auf UNIX auf RISC-Prozessoren, die zur Entwicklung der Prozessoren DEC Alpha und PA-RISC führte umgewandelt. SGI statt erworbenen MIPS Computer Systems. Seit 1986 ist der weltweit größte Hersteller von Halbleitern, wie dem Motorola 88000, der Fairchild Clipper, der AMD 29000 der Intel i880 und PowerPC RISC-Prozessoren erstellt

Im Laufe der Jahre das Paradigma RISC verbreiten zunehmend auch klassisch CISC-Architekturen wie x86, Intel intern funktioniert heute als RISC-Prozessor. Die neuesten x86-Prozessoren erhalten Sie die Anweisungen CISC, RISC und wandeln sie in Anweisungen der Prozess intern als klassischer RISC-Prozessoren. Der Bereich um diese Umwandlung bestimmt ist, verglichen mit der Gesamtfläche des Prozessors reduziert wird, und dann ist der Umwandlungsprozess praktisch. Mit dem Aufkommen dieser Prozessoren, die Unterscheidung zwischen CISC und RISC-Prozessoren hat sich sehr instabil und nuanciert.

  0   0
Vorherige Artikel Pieve di Santa Cristina
Nächster Artikel Satelliten-Alarm

Kommentare - 0

Keine Kommentare

Fügen Sie einen Kommentar

smile smile smile smile smile smile smile smile
smile smile smile smile smile smile smile smile
smile smile smile smile smile smile smile smile
smile smile smile smile
Zeichen übrig: 3000
captcha